TTL门线路（ttl门电路原理图）

在数字电路中，应用最广泛的就是TTL集成门电路和CMOS集成门电路，下面分别进行介绍。

TTL线路代表这晶体管—晶体管—逻辑电路，也就是当逻辑线路的输入和输出都使用晶体管时，这个线路就称为TTL线路。

我们以一个简单的TTL非门电路来讲解,下图为TTL非门线路图：

上图为TTL集成非门的内部线路图，我们假设三极管的电流放大系数B=20,饱和压降Uces均为0.2V。

那么从上图我们可以看到输入级由T1、R1、D1组成，D1是保护二极管，是为了防止输入端电压过低而设置的。

中间级由T2、R2、R3组成，T2集电极输出驱动T3，发射极输出驱动T4。

输出级由T3、T4、D2和R4组成，T3和T4作为推拉式输出级，其中T4组成电压跟随器，T3为共射级电路，作为T4的射级负载。这种输出既能提高开关速度，又能提高带负载能力。

当输入为高电平时，电源5V通过R1和T1的集电极向T2、T3提供基极电流，让T2和T3饱和，输出为低电平。此时UB1=UBC1+UBE2+UBE3=0.7+0.7+07=2.1V。这时T1的发射结处于反向偏置，而集电结处于正向偏置，所以T1处于发射结和集电结“倒置”使用的放大状态。由于T2和T3饱和，所以Uo=0.2V，同时我们也可以估算出UC2=UCES2+UB3=0.2+0.7=0.9V。

此时，UB4=UC2=0.9V，作用于T4的发射结和二极管D2的串联支路电压为UC2-Uo=0.9-0.2=0.7V。显然T4和D2均截止，实现了反相器的逻辑关系，当输入为高电平时，输出为低电平。

当然，当输入为低电平时，那么同样的输出就会呈现高电平。